（觀點文章呈現多元意見，不代表《數位時代》的立場）
台積電在2022Q4高調宣布量產3奈米「鰭式場效電晶體(FinFET)」製程，是由原本的「N3」改良為「N3B」製程良率較低的大約6070%，較高的大約7080%，表現相當亮眼，而計畫在2023Q2或Q3量產的3奈米(N3E)製程良率更達80%以上，而且價格更低更有競爭力。反觀三星早在2022Q2就宣布量產3奈米「環繞閘極場效電晶體(GAAFET)」，但是被韓國媒體爆料良率只有20%，使得台積電3奈米製程大勝三星，到底FinFET 與GAAFET有什麼不同？未來三星又會如何因應呢？
延伸閱讀：三星自吹「3奈米良率很完美，台積電只有50%」？外資報告揭露誰是領導者
積體電路（IC：Integrated Circuit）是什麼？
將電的主動元件(二極體、電晶體)與被動元件(電阻、電容、電感)縮小以後，製作在矽晶圓或砷化鎵晶圓上，稱為「積體電路(IC：Integrated Circuit)」，其中「堆積(Integrated)」與「電路(Circuit)」是指將許多電子元件堆積起來的意思。
將電子產品打開以後可以看到印刷電路板(PCB：Printed Circuit Board)如圖一所示，上面有許多長得很像「蜈蚣」的積體電路(IC)，積體電路的尺寸有大有小，我們以處理器為例邊長大約20毫米(mm)，上面一小塊正方形稱為「晶片(Chip)」或「晶粒(Die)」，晶片邊長大約10毫米(mm)，晶片上面密密麻麻的元件稱為「電晶體(Transistor)」，電晶體邊長大約100奈米(nm)，而電晶體上面尺寸最小的結構稱為「閘極長度(Gate length)」大約10奈米(nm)，這個就是我們常聽到的台積電「10奈米製程」。
場效電晶體（FET：Field Effect Transistor）是什麼？
電晶體的種類很多，先從大家耳熟能詳的「MOS」來說明。MOS的全名是「金屬氧化物半導體場效電晶體(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)」， 構造如圖二所示，左邊灰色的區域叫做「源極(Source)」，右邊灰色的區域叫做「汲極(Drain)」，中間有塊金屬(紅色)突出來叫做「閘極(Gate)」，閘極下方有一層厚度很薄的氧化物(黄色)，因為中間由上而下依序為金屬(Metal)、氧化物(Oxide)、半導體(Semiconductor)，因此稱為「MOS」。
MOSFET的工作原理很簡單，電子由左邊的源極流入，經過閘極下方的電子通道，由右邊的汲極流出，中間的閘極則可以決定是否讓電子由下方通過，有點像是水龍頭的開關一樣，因此稱為「閘」；電子是由源極流入，也就是電子的來源，因此稱為「源」；電子是由汲極流出，看看說文解字裡的介紹：汲者，引水于井也，也就是由這裡取出電子，因此稱為「汲」。
➩當閘極不加電壓，電子無法導通，代表這個元件處於「關(OFF)」的狀態，我們可以想像成這個位元是0，如圖二(a)所示；
➩當閘極加正電壓，電子可以導通，代表這個元件處於「開(ON)」的狀態，我們可以想像成這個位元是1，如圖二(b)所示。
MOSFET是目前半導體產業最常使用的一種「電晶體(Transistor)」，科學家將它製作在矽晶圓上，是數位訊號的最小單位，我們可以想像一個MOSFET代表一個0或一個1，就是電腦裡的一個「位元(bit)」。電腦是以0與1兩種數位訊號來運算，我們可以想像在矽晶片上有數十億個MOSFET，就代表數十億個0與1，再用金屬導線將這數十億個MOSFET的源極、汲極、閘極連結起來，電子訊號在這數十億個0與1之間流通就可以交互運算，最後得到我們想要的加、減、乘、除運算結果，這就是電子計算機或電腦的基本工作原理。晶圓廠像台積電、聯電，就是在矽晶圓上製作數十億個MOSFET的工廠。
閘極長度：半導體製程進步的關鍵
在圖二的MOSFET 中，「閘極長度(Gate length)」大約10奈米，是所有構造中最細小也最難製作的，因此我們常常以閘極長度來代表半導體製程的進步程度，這就是所謂的「製程節點(Node)」。
閘極長度會隨製程技術的進步而變小，從早期的0.18、0.13微米，進步到90、65、45、22、14奈米，到目前最新的製程10、7、5、3奈米，甚至未來的2奈米。當閘極長度愈小，則整個MOSFET就愈小，而同樣含有數十億個MOSFET的晶片就愈小，封裝以後的積體電路(IC)就愈小，最後做出來的手機就愈小囉！
但是要特別留意，並不是所有的電晶體都必須便用先進製程，而是要看不同元件需要的特性來決定，目前積體電路(IC)依照特性主要分為三大類：
➩數位積體電路(Digital IC)：可以進行運算或儲存，例如：處理器(CPU)或記憶體(DDR)，只要承受很小的電壓或電流，閘極長度愈小愈好，可以做到10nm(奈米)以下。
➩類比積體電路(Analog IC)：可以進行訊號放大與調變，例如：功率放大器(Power amplifier)、音訊放大器(Audio amplifier)，必須承受較大的電壓或電流，閘極長度較大，可以做到100nm(奈米)以下。
➩功率積體電路(Power IC)：可以進行電源轉換，例如：功率電晶體可以將220V的交流電轉換成110V的直流電，必須承受更大的電壓或電流(功率)，可以做到1μm(微米)＝1000nm(奈米)以下。
鰭式場效電晶體(FinFET)：將半導體製程帶入新境界
MOSFET的結構發明以來到現在已使用超過四十年，當閘極長度縮小到20奈米以下的時候遇到了許多問題，其中最麻煩的就是當閘極長度愈小，源極和汲極的距離就愈近，閘極下方的氧化物也愈薄，電子有可能偷偷溜過去產生「漏電(Leakage)」；另外一個更麻煩的問題，原本電子是否能由源極流到汲極是由閘極電壓來控制的，但是閘極長度愈小，則閘極與通道之間的接觸面積愈小，如圖三(a)綠色箭頭所示，也就是閘極對通道的影響力愈小，要如何才能保持閘極對通道的影響力(接觸面積)呢？
因此美國加州大學伯克萊分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor等三位教授發明了「鰭式場效電晶體(FinFET：Fin Field Effect Transistor)」，把原本2D構造的MOSFET改為3D的FinFET，如圖三(b)綠色箭頭所示，因為構造很像魚鰭 ，因此稱為「鰭式(Fin)」。由圖中可以看出原本的源極和汲極拉高變成立體板狀結構，讓源極和汲極之間的通道變成板狀，則閘極與通道之間的接觸面積變大了！
這樣一來即使閘極長度縮小到20奈米以下，仍然保留很大的接觸面積，可以控制電子是否能由源極流到汲極，因此可以更妥善的控制電流，同時降低漏電和動態功率耗損，所謂動態功率耗損就是這個FinFET由狀態0變1或由1變0時所消耗的電能，降低漏電和動態功率耗損就是可以更省電的意思囉！
值得注意的是，在成熟製程MOSFET裡「閘極長度」代表「製程節點」，但是到了先進製程FinFET上指的其實是概念上的「平均長度」，只能當作是「商品名稱」，而不是真的閘極長度，因此「幾奈米」是廠商自己定義的，廠商說是幾奈米它就是幾奈米，而在台積電3奈米製程裡比較「接近」3奈米的結構其實是圖三裡的「鰭片寬度」，因為這是所有構造中最細小也最難製作的。
環繞閘極場效電晶體(GAAFET)：未來先進製程的發展方向
大家猜猜，當閘極長度縮小到3奈米以下的時候，還有什麼辦法可以增加閘極與通道之間的接觸面積？就是閘極把電子通道完全包圍起來，如圖三(c)所示，稱為「環繞閘極場效電晶體(GAAFET：Gate All Around Field Effect Transistor)」，原理其實很簡單，就是增加閘極與電子通道的接觸面積，可以增加閘極控制效果。
由圖四可以看出，台積電與三星同時在2018年量產7奈米，英特爾在2021年量產落後三年；台積電與三星同時在2020年量產4奈米，英特爾在2022年量產落後二年；台積電與三星同時在2022年量產3奈米，英特爾計畫在2023年量產落後一年，因此英特爾並沒有大家想像的落後很多，當然宣布量產是一回事，良率多高又是另一回事，目前進度與良率都領先的只有台積電一家，這也是台積電最大的優勢。
值得注意的是，三家公司都把2奈米的時程壓在2025年，而且都是使用GAAFET，裡面有兩個重要的含義，以前每一代製程大約只需要2年，但是先進製程困難度愈來愈高，因此必須3年才行，這代表未來台積電進步將更困難，而競爭對手追上來相對比較容易，這是台積電未來必須面對的問題。
此外，三星在2022Q2量產3奈米使用新型的GAAFET，但是台積電到2022Q4才量產3奈米使用舊型的FinFET，乍看之下是確實是三星彎道超車，但是三家公司2奈米都必須使用GAAFET，因此三星比台積電與英特爾多了3年的量產經驗，這是三星冒險在3奈米使用GAAFET的主要原因，未來是不是有機會彎道超車？
台積電與三星仍將決戰鰭式場效電晶體(FinFET)
環繞閘極場效電晶體(GAAFET)的製程非常複雜，比鰭式場效電晶體(FinFET)困難許多，因此國外媒體報導三星 3 奈米 GAAFET製程良率僅 20%3，這個其實並不令人驚訝，但是三星高層指出，三星3奈米製程良率已達「完美水準」且毫不遲疑開發第二代3奈米製程4，事實如何就讓我們拭目以待吧！
其實GAAFET良率根本很難提高，因此三星未來可能的做法就是回頭使用FinFET製做3奈米，反正廠商說這個是幾奈米它就是幾奈米，因此我大膽預言：台積電與三星仍將決戰FinFET。為什麼GAAFET良率根本很難提高，這個用文章說不清楚，有興趣的人可以參考《曲博科技教室》的課程影片：三星宣布量產3奈米！是真的超車台積電？還是真正的苦難才剛開始？
根據國外媒體的報導，高通(Qualcomm)與聯發科(MediaTek)還不確定是否會在2023年使用台積電3奈米製程代工手機晶片，因此蘋果有可能是2023年唯一採用台積電3奈米製成技術的廠商。而高通與聯發科之所以猶豫是否採用台積電3奈米製程的關鍵在於3奈米的成本極高，台積電從10奈米製程開始，每片晶圓銷售價格持續上漲，7奈米一片12吋晶圓大約10,000美元，到3奈米一片12吋晶圓大約20,000美元，用的還是FinFET，那麼到2025年2奈米一片12吋晶圓要不要接近30,000美元？這麼貴的東西客戶接受嗎？
未來三年台積電3奈米製程仍然領先全球
台積電3奈米製程(N3)改良後的 N3B已經順利在2022Q4量產，但是未來還有下面幾個衍生的製程節點，如圖六所示：
➩N3E：犧牲尺寸成全良率、效能、功耗，2023Q2或Q3量產。
➩N3P：製造工藝的性能增強版本，量產時間未定。
➩N3S：縮小尺寸的密度增加版本，量產時間未定。
➩N3X：超高性能的超頻版本，量產時間未定。
由於GAAFET困難度高，成本更高，大家是否能順利在2025年量產還是未知數，因此可以預期3奈米製程仍然是未來三年各家廠商競爭的主要標的，會使用很長一段時間，台積電利用3奈米衍生的製程節點，仍然能夠領先全球，比較令人憂心的還是美國補助英特爾、台積電、三星到美國設廠，大約都是在2024或2025年量產，可能對先進製程產生供過於求的問題，這是比較有風險的地方，值得大家留意。
參考資料：technews、technews(2)、technews(3)、chinatimes、
《數位時代》長期徵稿，針對時事科技議題，需要您的獨特觀點，歡迎各類專人士來稿一起交流。投稿請寄edit@bnext.com.tw，文長至少800字，請附上個人100字內簡介，文章若採用將經編輯潤飾，如需改標會與您討論。
（觀點文章呈現多元意見，不代表《數位時代》的立場）
責任編輯：傅珮晴
