關於蘋果的自研晶片M1系列仍然有著許多謎題。
也就在最近，關於M1晶片的後續，M2、M3的傳聞紛沓至來，不過多是一些捕風捉影的資訊，對於架構、性能、核心這些都沒有特別明確的資訊，而更多的是圍繞台積電工藝節點的升級。
台積電4nm、3nm等新的製程工藝可能會是較大的升級點。如此來說，在能耗比上已驚艷眾人的M1系列，M2、M3只增不減。
掌握最新AI、半導體、數位趨勢！訂閱《數位時代》日報及社群活動訊息
只是，在兩年後，當節點工藝升級到3nm之後呢？
大概有兩條，一條是把節點工藝幹到1nm，無線逼近物理極限，但難上加難。另一條是繞過節點工藝升級帶來的福利，走Chiplet「小晶片」之路。
一顆M1Max不夠？那就給MacPro裝上兩顆
不過，一向不喜歡被供應鏈擺佈的蘋果，在吃節點、ARM晶片高能效比優勢的同時，或許也在找可行之法。
從M1到性能更強的M1Pro、M1Max，它們有著幾乎相同的架構，單核心的性能釋放較為接近，最大的不同其實是在核心數目上。
甚至，你也可以簡單的理解為，基於ARM的M晶片是靠著堆核心數目來獲得更高的性能天花板。
M1：CPU4+4核，GPU8核，160億電晶體，16核心神經網路；
M1Pro：CPU2+8核，GPU16核，337億電晶體，16核心神經網路；
M1Max：CPU2+8核，GPU32核；570億電晶體，16核心神經網路；
而簡單的從另一個維度來看，M1晶片面積約120mm²，M1Pro為245mm²，到了M1Max這裡就直接飆升到M1Max432mm²。
同一代M晶片，越Max，核心數、晶片面積也就越Max，從這裡也不難理解蘋果對M晶片的命名規則了，通俗易懂，微軟、Intel、高通真的該好好學學。
雖然蘋果晶片架構師、副總裁蒂姆·米勒特（Tim Millet）早在11月份就在Upgrade裡詳細的闡述了蘋果研發M晶片的辛路歷程，但對於M晶片接下來如何發展，以及在Max基礎之上如何更Max隻字未提。
隨著MacBookPro14/16陸續上市，經過許多民間DIYer的探究，似乎也發現了蘋果讓M1Max更Max伏筆。
那就是「放兩個M1Max進去，甚至還可以加倍」。
這個猜想實則是基於拆解後，發現M1Max相對於M1Pro多出了一塊「不明區域」，腦洞一番之後，猜測是為連接兩顆甚至多顆M1Max預留的「高速總線」。
這也契合了此前新iMacPro、MacPro會採用多顆M1Max組成的超大顆處理器的傳聞。「這簡直就像是在玩樂高、堆積木，簡直亂拳打死老師傅」。
不過，「堆積木」這個說法並不太準確，「拼圖」更精準一些。如此來說，雙份M1Max的晶片面積會相當可觀，四倍那就更前無古人了。
M1MaxDuo超過輝達的頂級GPUGA100晶片面積（826mm²）幾乎板上釘釘。
如此巨大的SoC，縱觀整個半導體歷史，絕對能夠算上「霸王龍」級別的晶片，更別說它會基於5nm工藝，成本也極有可能超過任何一枚當代的晶片。
當M系晶片走進「侏羅紀公園」
從重達30噸，佔地170平方米的初代計算機ENIAC，到現在的桌上PC，裝置幾乎都朝著小型化、集成化發展。
而半導體世界的處理器也是如此，當工藝節點還屬於μm時，英特爾初代奔騰（Pentium）面積大概是294mm²，基於0.8μm工藝。
在x86處理器時代，Intel Pentium III Xeon面積達到385mm²，基於0.18μm工藝。但在當時，眾處理器廠商在嚴控體積打壓成本推出較為平價的PC以推向大眾。
後續，無論是64位的普及，還是工藝節點的躍升，處理器的尺寸多是控制在500mm²以下，成本控制，高效利用晶圓的前提下，幾近遏制住了消費級處理器面向「恐龍化」的發展。
消費半導體行業似乎也逐步從侏羅紀慢慢走向了新時代。
民間大神也在為蘋果M晶片的發展之路出謀劃策。圖片來自：Twitter
而此時蘋果M晶片可能的發展路線似乎又繞回到了「侏羅紀」，只不過處理器尺寸躍進的同時，電晶體的密度也沒有落下。
雖然聽起來將兩枚晶片拼在一起應該不難，也無需重新設計架構、核心。但實際之中，隨著晶片面積的增加（尤其是成倍的成長），以及保證足夠良率和產能的情況下，成本直接起飛。
而蘋果的M系晶片依然是個消費級產品，一年前擺脫Intel，一方面是為了控制產品力，另一方面其實還是控製成本，達到利潤最大化。大面積SoC飄忽不定的成本顯然不是蘋果所期望的。
M1Max最高的統一RAM是64GB，那M1MaxDuo直接來到128GB？
另一方面，兩枚或者更多的M1Max拼接，統一RAM（UMA）的設計也會是一個巨大的難題，重新規劃多核心的位置，引入更大的帶寬，以及更高容量的RAM再所難免。
於公，可能是更複雜的晶片設計，於私，可能會無形增加幾倍的成本，都會是蘋果M晶片變得更Max的兩大絆腳石。
摩爾定律已成過去，日拱一卒才是當下
「集成電路上可容納的電晶體數目，約每兩年會增加一倍。」這是著名的摩爾定律，它還有另外一個說法，「每隔18個月，晶片的性能就會提高一倍。」
這裡的性能其實就指的是電晶體數量，M1Max相較於M1有著3.5倍的性能提升，恰恰也正好反應的是電晶體數量的差距。
電晶體數量翻倍在M1系列這裡，是晶片面積增加。而從歷史來看，更多依靠的還是工藝上的進步，從μm到nm級，電晶體數量也從百萬級躍升到億級。
但是在2013年左右，摩爾定律就有所放緩，從彼時到現在，工藝節點的提升對於性能的收益正在不斷減少。
更先進的工藝製程，的確可以翻升電晶體數量，但也伴隨著成本和良率的變化。
根據國際商業戰略公司（IBS）所公佈的數據，設計3nm晶片預計將耗資5.9億美元，而5nm只要4.16億美元，7nm為2.17億美元，28nm不過才4000萬美元。
台積電此前對外宣布將會投資200億美元來興建3nm晶圓工廠，同樣是為了3nm，三星所耗費的並不比台積電低。
而到目前為止，也只有台積電和三星在積極佈局3nm晶圓，其他廠商並非是不想，只是花不起這錢。
另一方面，晶片的良品率隨著面積增大而降低，700mm²的設計合格率大概只有30%，縮小到150mm²良品率就飆升到80%。
無論從哪方面來看，晶片升級之路似乎已經被堵死了。
為了能繼續提升晶片規模和密度，不少人把目光從工藝節點的升級轉向了封裝工藝上，也就是AMD押寶的Chiplet（小晶片）技術。
Chiplet簡單來說就像湯圓餡的餃子一樣，把不同功能的小晶片封裝在一起，而不是直接從晶圓上切割，以先進的封裝工藝來彌補工藝節點的停滯。
近年來AMD也正是通過Chiplet技術不斷地提升處理器密度對Intel進行了逆襲，逐步開始搶奪市場。
對於近年崛起的Chiplet，科技行業權威諮詢機構The Linley Group在《Why Big Chips Are Getting Small》一文中，直接提出Chiplet可以將大型7nm晶片的設計成本降低25%以上，而在面對5nm和更高工藝時，節省的成本還會更高。
而AMD所公佈的3DV-Cache也在證實，舊的工藝與先進的封裝工藝所結合的Chiplet，可以達到更高節點的性能，甚至還能把不同工藝節點的晶片進行混裝，有著足夠的靈活度。
除了降低成本，實現更先進的性能之外，Chiplet還會加快產品面市速度，畢竟直接利用舊晶片配合先進封裝工藝即可，甚至完全可以忽略對先進工藝節點的佈局。
說了這麼多好處，Chiplet也有相應的劣勢，小晶片2D、3D的堆疊對熱管理設計有著相當高的要求，且封裝體內總熱功耗會有明顯的提升。
但無論如何，Chiplet已經被很多機構、廠商認定為後摩爾時代，在晶片上性能持續突破的重要技術。
而回到最開始的蘋果自研M晶片上，通過ARM架構，以及工藝節點的升級，不斷提升能效比，順便控制下良率與成本。至於是否會通過拼接多個M1Max一同組成複雜的巨型SoC塞入工作站級別的MacPro中，從目前來說，蘋果有足夠的的資本與實力去設計與生產出類似於「史前巨獸」的處理器。
至於Chiplet，我想它肯定已經出現在蘋果晶片團隊中的圖紙上，與其面對未來不明朗的工藝節點提升，倒不如主動求變，憑藉現行的M晶片、A晶片去組合完成更深層次的SoC升級。
而可能出現的M1MaxDuo也極有可能成為蘋果打造晶片史上尺寸最大的SoC，且後無來者。
本文授權轉載自：虎嗅網
責任編輯：傅珮晴、侯品如
