AMD加速推升處理器能源效率,未來5年內將提高25倍優化
AMD加速推升處理器能源效率,未來5年內將提高25倍優化
2014.06.27 | 科技

IT大廠超微半導體(AMD)宣布,未來五年AMD加速處理器(APU)的電力效能會提升25倍,在過去6年間,AMD處理器的能源使用效率已經提升高達10倍以上。

AMD技術長Mark Papermaster指出,全球每年各地30億部個人電腦所消耗的能源超過每年總能源消耗的1%,3千萬台電腦伺服器更消耗額外總消耗電力的1.5%,每年用電成本則為140億至180億美元。

「而與日俱增地使用網際網路、行動裝置以及觀賞雲端影片與音樂內容,更讓能源消耗與電力成本較以前提升許多。」

AMD技術長Mark Papermaster指出,建構差異化的低功耗產品,是AMD商業策略的一項關鍵要素,「我們持續努力不懈提升能源效率,透過APU架構提升與各種智慧能源效率技術,我們的客戶將可預見在未來幾年中,AMD的處理器能源效率將大幅精進。」

史丹佛大學Steyer-Taylor能源政策暨金融中心研究院士Jonathan Koomey博士指出,「資訊科技的能源效率從電腦時代以來就進步快速,而半導體技術的創新不斷為更高的效率開創新的可能性。」

AMD現階段正專注改善正常用途的能源效率,將帶給消費者眾多顯著的好處,包含大幅提升行動裝置的實際電池續航力與效能。AMD的技術計畫顯示,在未來6年內行動裝置基本效能將實現約25倍的提升,大幅超越過去尖峰輸出能源效率提升的速度。

不論是效能的提升,或是處理器在執行正常用途時可快速降低功耗,都將有助於達成此目標。除了提高效能的好處外,效率提升亦協助延長電池續航力,讓廠商開發出更小且更材料密度更低的裝置,進而控制運算裝置數量增加對整體環境的衝擊。

根據半導體摩爾定律,指出在一定範圍的晶片可容納的電晶體數量,約每2年就會加一倍。Koomey博士的研究結果指出,從歷史上來看,處理器的能源效率和摩爾定律預測的進程速率密切相關。透過智慧電源管理與APU架構的改進,加上半導體製程技術的精進,AMD預估其能源效率的演進腳步將超越摩爾定律所預測的效率趨勢,在2014到2020年間至少領先70%。

AMD 能源效率設計3大策略:

**** 透過異質系統架構(HSA),AMD結合CPU與GPU運算核心以及各種特殊用途加速器,包括像數位訊號處理器與影片編碼器,全部整合在像APU這樣尺寸的晶片內。目前AMD為嵌入式、伺服器、終端裝置等市場提供結合HSA功能的APU,並為新一代遊樂器提供其半客制化APU。

**** 大多數運算作業都分類在閒置時間、按鍵與觸控輸入之間的間隔、或觀看顯示內容所耗用的時間。最新AMD APU能對作業負載與應用進行即時的分析,機動地調整時脈速度,以達到最適的處理吞吐速率。同樣的,AMD還提供平台感知電源管理機制,處理器可藉由超頻來快速完成作業,完成後立即切換到低功耗的閒置模式。

**** AMD在多年前就體認對於能源效率的需求,因此挹注投資進行研發,未來會整合多種不同的功能,進一步整合系統元件,改善製程,透過降低閒置耗電量進而節省電力,提升晶片效能表現。

關鍵字: #AMD
往下滑看下一篇文章
兼顧創新與客戶需求,蔡司半導體以微影跟數位雙引擎助半導體客戶成長卓越
兼顧創新與客戶需求,蔡司半導體以微影跟數位雙引擎助半導體客戶成長卓越

在全球半導體產業鏈中,蔡司半導體製造科技(ZEISS Semiconductor Manufacturing Technology, ZEISS SMT)一向低調但卻扮演不可或缺的角色,例如,花費30餘年時間投入研發,與全球最大的晶片微影設備供應商艾司摩爾(ASML)合作推進極紫外光微影(EUV)技術,協助台積電等客戶將電路微縮至奈米甚至埃米級的精細尺度,打造更小、更快、更省電的晶片,靈活應對瞬息萬變的市場需求。

從EUV微影光學系統開始,ZEISS以光罩檢測與驗證、先進封裝與失效分析完善服務

「目前最令人振奮的進展是高數值孔徑EUV(High-NA-EUV)技術。」蔡司半導體技術長暨產品策略負責人Thomas Stammler博士表示,這項技術將幫助晶圓製造商邁向2奈米甚至埃米級製程,更好滿足人工智慧(AI)晶片等高效能應用需求。

蔡司半導體提供的服務不僅止於微影光學領域,隨著製程複雜度提升,蔡司因應客戶需求將產品服務範疇逐步擴展到光罩檢測、製程控制,以及先進封裝與失效分析等跨領域解決方案,協助半導體客戶創新與持續產業變革。

ZEISS SMT
蔡司半導體技術長暨產品策略負責人Thomas Stammler博士分享蔡司半導體的最新產品技術進程。
圖/ ZEISS SMT

例如,蔡司半導體推出光罩檢測與驗證系統–AIMS® EUV–協助晶圓製造廠模擬EUV設備的真實運作條件,判斷光罩上有那些關鍵缺陷,缺陷修復後還可以協助驗證是否有修復成功,確保光罩品質,進而保障良率與降低生產成本。

隨著先進製程逼近物理極限,產業轉向先進封裝尋找新突破:無論是以3DIC進行堆疊、還是以Chiplet進行模組化設計,都讓晶片可以在效能與能耗之間找到新平衡。蔡司看準這波趨勢,不僅提供異質整合相關設備,更將其在醫療影像、顯微鏡等領域累積的技術力,延伸到半導體檢測,讓解決方案更具差異化,也能快速回應市場變化。

化180年經驗為創新基礎,以數位化驅動持續創新

蔡司半導體為什麼能成為艾司摩爾EUV與High-NA-EUV微影設備的光學系統獨家供應商?答案來自近180年的技術底蘊與持續創新的企業文化。

「近180年的累積,讓我們能挑戰極端工藝,例如打造原子級平整度的EUV鏡面。」Thomas Stammler進一步解釋,蔡司半導體不僅傳承傳統光學工藝,也擅於跨域創新,將演算法應用於光學設計、利用AI提升檢測精度,並透過數據串聯製程控制。

事實上,蔡司半導體早在許多年前就將數位化與人工智慧技術融入研發設計、生產製造與產品服務等環節,持續優化核心競爭力。舉例來說,為了讓EUV設備鏡面達到原子等級的平整度,蔡司半導體在設計階段便透過數據分析與人工智慧技術進行模擬、修正與驗證,確保鏡面平整度符合預期;此外,也將人工智慧與數位化科技應用在光罩檢測、修復、量測,確保產品功能有利於客戶發現與修復缺陷、進而提升良率等。

以客戶需求為核心,鏈結供應鏈資源與力量成就共好

「我們的數位化應用不僅是單純的優化產品,而是支持客戶共同研發,解決真正的營運痛點。」Thomas Stammler進一步指出,台灣半導體客戶具備技術領先地位,需要在地團隊與客戶進行定期且密切的互動溝通以確保創新模式與客戶需求一致。「我們有很多前瞻技術測試與驗證都是從台灣開始,這也是我們會持續加碼台灣投資的原因之一。」

台灣蔡司半導體總經理范雅亮面帶微笑地解釋:「台灣在全球半導體產業具關鍵地位,台灣團隊的角色不僅僅是銷售與售服,更參與研發與應用工程,鏈結全球資源,快速回應客戶問題,同時,確保技術解決方案與客戶需求一致。」

ZEISS SMT
台灣蔡司半導體總經理范雅亮表示,蔡司半導體的全球在地組織架構讓團隊成員可以快速回應客戶與市場需求。
圖/ ZEISS SMT

這份承諾,不僅是技術合作,亦體現在人才培育。為了讓在地團隊與德國總部保持同步,蔡司半導體建立跨國人才交流機制:不只是派台灣工程師到德國進行長期訓練,也讓德國專家定期來台灣與團隊共事,形成雙向交流的人才循環。「透過雙向交流模式,台灣工程師能第一時間掌握最新技術脈動,同時把在地客戶需求回饋給德國研發團隊,加速解決方案的落地。」范雅亮如是說道。

為了向台灣半導體產業生態圈傳遞:蔡司半導體全面布局「前段製程到後段封裝」並提供相應產品服務,於SEMICON Taiwan 2025國際半導體展期間,以論壇跟專家座談等多元形式與台灣生態圈互動,以全球資源、在地合作的方式,與台灣半導體產業生態圈一同前行。

展望未來,蔡司半導體不僅會持續投入技術創新,也會從各個面向深化與台灣的連結,協助客戶持續突破極限,邁向卓越成長。

更多資訊歡迎官網了解:蔡司半導體

登入數位時代會員

開啟專屬自己的主題內容,

每日推播重點文章

閱讀會員專屬文章

請先登入數位時代會員

看更多獨享內容

請先登入數位時代會員

開啟收藏文章功能,

請先登入數位時代會員

開啟訂閱文章分類功能,

請先登入數位時代會員

我還不是會員, 註冊去!
追蹤我們
一次搞懂Vibe Coding
© 2025 Business Next Media Corp. All Rights Reserved. 本網站內容未經允許,不得轉載。
106 台北市大安區光復南路102號9樓