Intel歐洲布局曝光,晶圓廠落址德國!還要再建研發中心、封測廠
Intel歐洲布局曝光,晶圓廠落址德國!還要再建研發中心、封測廠

看好車用半導體發展,有意重點投資歐洲的Intel,設廠布局在近期曝光,傳出將在德國設立新晶圓廠,另外還會分別在法國及義大利設立研發設計中心、封測廠。

人才、產業鏈齊全,Intel、台積電都有意在德設廠

Intel今年新上任的執行長基辛格(Pat Gelsinger),一直希望將被東亞把持的半導體製造,帶回歐美地區。根據《彭博社》報導,這次投資上看數百億美元,不過各國政府都拒絕對此傳言發表任何意見。

Intel僅在聲明中表示,「我們對支持歐盟數位議程及2030年半導體目標的眾多可能性,感到非常興奮。然而談判還在進行當中且必須保密,我們會盡快發布公告。」

早在今年4月底時,基辛格就投資設廠拜會了歐洲各國高層,並在與德國商報訪談中透露,他們認為德國是一個非常優秀的設廠候選地點,同時具有產業鏈、人才等優勢,但前提是需要約80億歐元的政府補助。

pat gelsinger 帕特基辛格 intel 英特爾執行長 Web_Summit_2017_-
Intel執行長先前就透露,德國是他認為非常優秀的設廠地點。
圖/ Wikipedia

基辛格認為,新設立的晶圓廠不僅可以生產Intel的晶片,也可以為歐洲半導體業者代工。德國不僅是車業重鎮,擁有戴姆勒、福斯等多家頂尖車廠,全球最大車用半導體廠商英飛凌也同樣位在德國。

今年9月舉辦的慕尼黑車展上,基辛格也宣佈年底前將透露兩座新晶圓廠落址何處,當時德國、法國便被認為是最有望獲得Intel芳心的候選者。另外,他還宣佈將在未來10年內於歐洲投資多達800億歐元(約900億美元)。

《彭博社》指出,雖然新晶圓廠的位址還未拍板定案,很可能會是德國薩克森自由邦,預估整體成本可能會在200億美元上下,這個數字超越Intel預計在歐洲總投資的5分之1。

值得一提的是,Intel被揭露新晶圓廠選址前,台積電也傳出有意在德國設廠。台積電歐亞業務資深副總經理何麗梅出席2021女科技人大會時透露,雙方目前正在進行初步接觸,評估客戶需求等各項因素,至於確切設廠地點、政府補助等都還沒有進行討論。

Intel新封測廠落址義大利,還要在法國成立研發中心

疫情下爆發的晶片短缺,世界各國覺醒必須將半導體製造國內的憂患意識,歐洲自然也不例外,從今年2月起就開始評估設立先進半導體製造設施的可能性,希望降低對亞洲的依賴,並陸續會面台積電、Intel及三星等半導體大廠。

近年來歐洲在半導體製造的占比緩步下滑,根據國際半導體協會的資料,歐洲的半導體產能占比從2015年的9.4%,在2020年下降至7.2%。為了逆轉節節降低的頹勢,歐盟先前也訂下在2030年前將半導體產能市占率提昇一倍的目標。

半導體_semiconductor
歐盟曾立下要在2030年前將半導體製造產能翻倍的目標,今年也積極接觸各大業者協商設廠事宜。
圖/ shutterstock

除了在德國設立晶圓廠外,Intel還計畫於法國、義大利設立研發設計中心及封測廠廠。《彭博社》指出,Intel可能希望藉由分散投資的作法,讓更多歐盟國家都能在計畫中有所參與,減少歐盟中央編列補助預算的阻力。

《路透社》則引述兩位消息人士的說法,聲稱Intel正在與義大利政府協商建設先進封測廠的事宜,計畫為該廠投資多達80億歐元(約90億美元),占Intel 800億歐元投資的10%。

不過目前Intel與義大利政府仍在協商當中,討論著重在就業機會與能源成本上,塵埃落定後才會決定確切的設廠地點。研發設計中心則預計設於法國巴黎或格勒諾布爾,不過投入資金會較這兩間廠房要少得多。

Intel的封裝產能因疫情受到不少影響,執行長基辛格前陣子也為此遠赴東南亞視察,並宣佈將在馬來西亞投資約70億美元建設新的封測廠。

為了支持這龐大的布局,先前Intel宣佈旗下自駕技術公司Mobileye將在2022年上市,運用獲得的資金投入未來的半導體擴廠計劃。

資料來源:BloombergReutersSilicon Angle

關鍵字: #Intel #晶片
往下滑看下一篇文章
晶片裡的「隱形守護者」!從車用、物聯網到AI人工智慧,看上峰科技如何靠I-fuse®打開新局
晶片裡的「隱形守護者」!從車用、物聯網到AI人工智慧,看上峰科技如何靠I-fuse®打開新局

在電動車的感測系統、物聯網中的無電池標籤,以及AI伺服器的高速記憶體修復技術中,都有一個極其微小、幾乎難以用肉眼辨識的元件,默默地發揮關鍵作用。它負責確保系統功能的正確運作,並保護資料的安全性。這個不起眼卻不可或缺的元件,就是「單次可燒錄記憶體」(OTP)。

想像一下,當你坐在自動駕駛的電動車裡,這台移動的智慧裝置正以每小時100公里的速度行駛。它的感測系統、電池管理與安全控制,全仰賴晶片裡的數十億個電晶體協同運作。然而在這些肉眼不可見的微觀世界中,有一個被稱為「功能保險絲」的關鍵元件,如果它的數據在出廠後因高溫或電壓變化而悄悄「跑掉」,將可能在高速行駛下可能造成無法挽回的危險 。

當晶片製程往先進節點發展,傳統OTP技術隨製程微縮而暴露出可靠度與壽命的瓶頸。過去在成熟製程表現穩定的方案,進入7奈米或更先進的製程後,讀取壽命竟從理論上的「無限次」驟降至僅能維持數秒,突顯現有技術難以因應先進製程需求,對需要長期穩定運作的車用與工業應用而言是不可承受的風險。作為矽智財供應商的上峰科技,正是專注於這項關鍵技術的代表之一,其專利OTP技術已被應用於車用電子、物聯網裝置、AI與高可靠性工業設備等多個領域,為全球客戶提供穩定且可持續的解決方案 。「我們的目標是讓OTP在先進製程中一樣可靠,甚至比以前更好。」上峰科技創辦人暨董事長莊建祥開門見山地說。

以電遷移取代爆炸,上峰科技重寫OTP的可靠性

不同於傳統電子熔絲(eFuse)依靠高電流「爆炸式」燒斷導體,或反熔絲(Anti-fuse)以高電壓擊穿氧化層,上峰科技的I-fuse®解決方案採用低於熔斷點的熱輔助電遷移機制。簡單來說,就是用較低的電流與電壓,讓金屬原子在導線內緩慢遷移並改變阻值,而不是粗暴地炸斷它。

莊建祥解釋到,不同於eFuse的「爆炸式」斷裂,I-fuse®的方式更像是一種「緩慢推動」金屬原子的遷移,過程溫和卻能精準改變阻值。因為沒有爆炸,自然就沒有金屬碎屑或自我接回的風險,編程狀態因此能長期保持穩定;而在過程中所需的電壓與電流也遠低於傳統技術,無需高壓電路與內建電荷泵,讓系統設計更簡潔、功耗更低。

他進一步談到,I-fuse®還能在讀取過程中模擬燒錄狀態,所謂的"假燒”,產生類似靜態隨機存取記憶體(Static Random-Access Memory, SRAM)的重複讀寫測試模式,對整個OTP區塊進行全面檢測,確保每一顆出廠的OTP在進入車用或其他高安全性應用之前,都已經通過完整的可靠度驗證,以達成"零缺陷”。過去十多年,I-fuse®已在多種製程節點完成驗證,包括成熟製程與高介電常數金屬閘極(High-k Metal Gate, HKMG)節點。2023年,上峰科技也曾宣布I-fuse®成功在12奈米鰭式場效電晶體(Fin Field-Effect Transistor, FinFET)製程完成矽驗證,不僅延續低成本與設計彈性的優勢,也證明即使在先進製程下,仍能以極小面積支援業界優異的低操作電壓,且無需額外光罩與電荷泵。

不過隨著製程微縮,金屬線寬與高度同步縮小,對爆炸式燒斷的OTP而言是嚴峻挑戰,卻讓 I-fuse®的電遷移機制更得心應手,莊建祥表示當線條越細,越容易在低電壓下完成燒錄,因此上峰科技有足夠的信心能直接從12奈米跨入7奈米,並規劃向3奈米、甚至環繞式閘極(Gate-all-around, GAA)與FinFET架構前進。

計畫助攻跨入7奈米,I-fuse®應用版圖持續擴張

上峰科技聚焦標準邏輯製程,I-fuse® 助力解決晶片製程轉換關鍵挑戰。
上峰科技聚焦標準邏輯製程,I-fuse® 助力解決晶片製程轉換關鍵挑戰。
圖/ 數位時代

而這次的跨越,正是因為有經濟部產業發展署推動的「驅動國內IC設計業者先進發展補助計畫」(以下簡稱晶創IC補助計畫)協助。莊建祥坦言,對規模不大的IP業者而言,先進製程開發風險高、投入成本大,如果沒有外部資源挹注,很難同時負擔研發與驗證。「晶創IC補助計畫」不僅減輕了資金壓力,更讓上峰科技能集中火力解決7奈米製程的關鍵挑戰,包括更嚴格的設計規範與更密集的繞線限制。

「只要製程允許,我們的技術就能做。」莊建祥強調,I-fuse®採用晶圓廠提供的標準邏輯製程材料,不需改變製程或額外光罩,因此對製程轉換的適應速度遠優於其他OTP技術。「別人可能要花三、四年才能適應新的製程架構,我們幾乎可以無縫切換。」

OTP雖小但其用途極廣。在車用感測器中,它是確保不同零件出廠後能進行精準校正的關鍵;在 AI 伺服器與高速運算晶片裡,它能修補記憶體陣列中損壞的位元,延長晶片壽命;在物聯網無電池的裝置中,I-fuse®以極低讀取電壓(0.4V / 1µW)就能運作,適合能量收集環境。莊建祥更明確指出,I-fuse®未來將持續鎖定Wi-Fi裝置、微控制器單元(Microcontroller Unit, MCU)等對低功耗與高可靠性有高度需求的市場,與現有的車用與工業應用形成互補布局。

在全球晶片供應鏈中,OTP 是與輸入/輸出函式庫(I/O Library)、標準單元庫、靜態隨機存取記憶體編譯器(SRAM Compiler) 並列的「四大基礎 IP」之一,幾乎每顆晶片都需要。掌握這項技術,不僅是產品設計的靈活度,更關乎先進製程的導入速度與成本控制。上峰科技的策略是在穩固現有國際客戶基礎上,藉由「晶創IC補助計畫」加速進入7奈米,並持續向更先進節點前進。透過低功耗、高可靠性的 I-fuse®,讓臺灣有機會在先進製程OTP技術上,取得與國際一線供應商並肩甚至領先的地位。

「我們希望成為各種應用場景中,最可靠、最靈活的OTP解決方案。」 莊建祥說。從成熟製程到 7 奈米,從車用到AI與IoT,這顆小小的OTP正承載著臺灣在先進製程中的另一項關鍵優勢。

|企業小檔案|
- 企業名稱:上峰科技
- 創辦人:莊建祥
- 核心技術:專注於OTP矽智財的研發
- 資本額:新台幣2億元
- 員工數:46人

|驅動國內IC設計業者先進發展補助計畫簡介|
由國科會協調經濟部及相關部會共同合作所提出「晶片驅動臺灣產業創新方案」,目標在於藉由半導體與生成式AI的結合,帶動各行各業的創新應用,並強化臺灣半導體產業的全球競爭力與韌性。在此政策框架下,經濟部產業發展署執行「驅動國內IC設計業者先進發展補助計畫」,以實質政策補助,於113年鼓勵業者往AI、高效能運算、車用或新興應用等高值化領域之「16奈米以下先進製程」或「具國際高度信任之優勢、特殊領域」布局,以避開中國大陸在成熟製程的低價競爭,並提升我國IC設計產業價值與國際競爭力。

登入數位時代會員

開啟專屬自己的主題內容,

每日推播重點文章

閱讀會員專屬文章

請先登入數位時代會員

看更多獨享內容

請先登入數位時代會員

開啟收藏文章功能,

請先登入數位時代會員

開啟訂閱文章分類功能,

請先登入數位時代會員

我還不是會員, 註冊去!
追蹤我們
進擊的機器人
© 2025 Business Next Media Corp. All Rights Reserved. 本網站內容未經允許,不得轉載。
106 台北市大安區光復南路102號9樓