台積電矽光子平台COUPE今年開始生產後，後續技術路線也逐漸明朗，除了持續提高頻寬，下一步還將從交換器端往XPU推進。
今年3月，時任台積電先進封裝整合四處處長侯上勇曾表示：「在AI算力高速的發展情況之下，光學引擎的頻寬需求是要做到每年都能倍增。」如今，台積電進一步畫出COUPE後續的頻寬路線。
台積電副專案處長陳明發31日在SEMICON Taiwan矽光子國際論壇展示，單一COUPE頻寬2026年為3.2 Tb/s，約2027年提高至6.4 Tb/s，2027年之後再朝12.8 Tb/s發展，長期更一路列出25.6、51.2 Tb/s及51.2 Tb/s以上。
除了持續提高頻寬，COUPE下一步也將從目前率先落地的交換器端，進一步往GPU、AI ASIC等運算晶片靠近。台積電規畫把光學引擎直接整合到XPU中介層，縮短高速電訊號需要傳輸的距離，以降低功耗與延遲。
市場也正在往這個方向發展。台積電先進封裝技術發展副總經理徐國晉表示，2025年光收發器銷售額年增25%，預估2026年再成長50%；隨著光收發器底層架構逐步轉向矽光子，預期矽光子2027年市占率可望超過50%。
COUPE今年開始生產，交換器率先落地
台積電今年4月在北美技術論壇宣布，採用「基板上COUPE（COUPE on Substrate）」的CPO解決方案將於2026年開始生產。董事長魏哲家7月法說會進一步表示，COUPE已經開始生產，接下來將逐步放量。
台積電目前尚未公布COUPE產能、放量幅度或營收貢獻，但應用端已經出現明確案例。目前COUPE最明確的應用場景，是AI資料中心的網路交換器。
隨著AI叢集串接的GPU與伺服器數量持續增加，交換器需要在不同運算節點之間搬動愈來愈大量的資料，也使網路頻寬與功耗成為系統持續擴大的瓶頸。CPO的做法，是把光電轉換功能搬到交換器晶片附近，縮短高速電訊號傳輸距離。
輝達（NVIDIA）已公開採用台積電COUPE技術。輝達官方資料指出，Quantum-X Photonics採用以COUPE為基礎的光學引擎；雙方合作也協助解決微環調變器在量產規模下的製造挑戰，包括製程控制與溫度敏感度等問題。
博通（Broadcom）也是另一個明確案例。博通去年推出的Tomahawk 6-Davisson交換器同樣採用台積電COUPE光學引擎，顯示COUPE已開始實際進入AI資料中心的高速網路設備。
除了交換器應用，聯發科今年第二季法說會也表示，正持續在台積電COUPE平台上開發CPO系統解決方案，用於下一代系統連接。
AI算力每2年成長3倍，I/O為何成為瓶頸？
COUPE之所以需要持續提高頻寬，背後是AI運算能力與資料傳輸速度的差距正在擴大。
陳明發表示，AI運算能力約每2年成長3倍，但I/O（輸入／輸出）頻寬同期僅成長約1.4倍。可以把AI系統想像成一座不斷擴建的工廠，裡面的運算晶片就像愈來愈多、速度愈來愈快的生產設備，但負責把資料送進送出的「輸送帶」卻沒有以同樣速度擴充。
結果就是，即使GPU本身算得更快，資料若無法及時送進來、算完後也無法快速送出去，整體系統效能仍會被資料傳輸速度拖住。當運算能力與I/O頻寬的差距持續擴大，就形成所謂「I/O Wall」。
這也是為什麼AI系統接下來不只需要更快的GPU，也必須同步提高晶片之間的資料傳輸能力。對台積電來說，COUPE要解決的正是這個問題，透過持續提高光學引擎可以承載的資料量，讓I/O頻寬盡可能跟上AI算力成長的速度。
約2027年先翻倍，長期上看51.2 Tb/s以上
這次較新的進度，是台積電把COUPE開始生產後的頻寬路線往後畫得更完整。簡報顯示，單一COUPE頻寬2026年為3.2 Tb/s，約2027年提高至6.4 Tb/s，2027年後再朝12.8 Tb/s發展；後續則依序列出25.6、51.2 Tb/s，以及51.2 Tb/s以上。
約2027年的6.4 Tb/s，相較2026年的3.2 Tb/s翻倍。若以長期規畫的51.2 Tb/s計算，單一COUPE可承載的頻寬至少將是2026年的16倍，而且台積電最終目標仍標示「51.2 Tb/s以上」。不過，25.6 Tb/s之後並未標示明確年份，因此目前可以確認的是長期發展方向，無法進一步推算51.2 Tb/s何時落地。
要讓頻寬持續提高，陳明發提到幾個方向，包括提高每條資料通道的速度、增加通道數，以及利用波分多工（WDM），讓同一條光纖透過不同波長同時傳輸更多資料。
這幾條路也各有技術限制。侯上勇今年3月曾指出，單一通道速度會受到電訊號能力限制，光纖數量也會碰到空間上限；若透過多個波長傳輸，則需要進一步處理雷射的波長控制、溫度穩定性、功率與散熱等問題。
侯上勇當時也提到，從晶圓級光學量測、量產測試設備到光纖與雷射，相關環節仍需要供應鏈共同投入。換句話說，COUPE今年開始生產後，要把頻寬一路往上拉，除了台積電本身的技術進展，也需要整體矽光子供應鏈同步成熟。
交換器只是第一站，下一步把光搬到XPU旁
頻寬之外，COUPE另一條重要發展路線，是讓光學引擎持續往運算晶片靠近。
目前率先落地的CPO-MCM，是把光學引擎整合在交換器的封裝基板上；下一階段的CPO-OOI，則直接把光學引擎放到XPU中介層，用於XPU光學I/O。
簡單來說，目前CPO主要先解決交換器端大量資料傳輸所帶來的功耗與頻寬問題；到了下一階段，台積電希望讓GPU、AI ASIC等運算晶片可以在更靠近晶片的位置把電訊號轉成光訊號，進一步縮短高速電訊號需要傳輸的距離。
這個距離差異也直接反映在功耗與延遲。台積電計算，以傳統銅線為基準，基板上的CPO功耗效率約可提高至4倍，延遲降至0.1倍以下；若進一步把光學引擎整合到XPU中介層，功耗效率可達約10倍，延遲低於0.05倍。
徐國晉今天也表示，COUPE長期不只是一顆光學引擎，而可以進一步成為光學整合平台，納入更多光學元件。這也意味著，COUPE後續發展不只是持續提高頻寬，整合位置也會從交換器逐步往AI運算晶片內部靠近。
從今年開始生產，到約2027年單一COUPE頻寬先翻倍，再到長期51.2 Tb/s以上，以及下一階段把光學引擎直接放到XPU中介層，台積電目前已經把COUPE進入生產後的發展方向逐漸畫清楚。接下來除了實際放量速度，51.2 Tb/s以上的頻寬路線何時落地，以及XPU光學I/O何時真正進入產品，也將是COUPE下一階段最值得觀察的兩項進度。
責任編輯：李先泰
