挑戰台積電?華為推「韜定律」與LogicFolding架構,宣稱2031高階晶片媲美1.4奈米
挑戰台積電?華為推「韜定律」與LogicFolding架構,宣稱2031高階晶片媲美1.4奈米

重點一:華為半導體業務部總裁何庭波(He Tingbo)於上海 ISCAS 2026 發表「韜(τ)定律」,主張以時間縮微取代幾何縮微,作為摩爾定律放緩後的替代演進路徑。

重點二:核心技術 LogicFolding 透過重排電路布局、縮短關鍵路徑,華為宣稱可提升電晶體密度與能效;2026 年秋季麒麟手機晶片將率先採用。

重點三:華為宣稱 2031 年高階晶片可達 1.4nm 製程等級的電晶體密度;此為設計與密度目標,不等於已掌握或量產 1.4nm 製程。

華為半導體業務部總裁、華為科學家委員會主席何庭波(He Tingbo),5 月 25 日在上海舉行的 2026 IEEE 電路與系統國際研討會(ISCAS)發表主題演講「實踐中的半導體新路徑」,提出名為 Tau Scaling Law、中文官方稱「韜(τ)定律」的晶片設計新原則。

據華為官方新聞稿,這套法則主張以「時間(τ)縮微」取代過去半世紀主導半導體業的「幾何縮微」(geometric scaling),作為半導體與電子系統未來進化的指導原則。

換句話說,過去摩爾定律強調把電晶體不斷縮小、塞更多到同樣面積上;華為這套新法則則改從「縮短訊號傳遞時間」下手,靠電路與系統層級的整體重新設計,繞過先進製程節點推進變慢的物理限制。

據《日經亞洲》報導,這套法則在華為內部被暱稱為「Her's Law」(賀氏定律),向 1996 年加入公司、帶領海思(HiSilicon)從小設計團隊成長為手機、PC、AI 晶片全球知名設計公司的何庭波致敬。

何庭波在演講中說:「沒有任何單一公司能夠獨自找到半導體進化道路上所有的答案。」她也對《華爾街日報》表示:「我們的方案可行且負擔得起。」

LogicFolding 重排電路布局,麒麟新晶片 2026 秋季首載

韜(τ)定律對外最具體的落地產品,是 2026 年秋季將推出的麒麟(Kirin)手機晶片。

據華為說明,這款晶片將率先採用「LogicFolding」架構。LogicFolding 的字面意思是「邏輯折疊」;依華為說法,它是在電路層級突破傳統平面布局限制,縮短關鍵路徑的走線長度,降低訊號傳播的電阻與電容負載,藉此提升密度與效率。

華為宣稱,相較傳統設計,搭載 LogicFolding 的麒麟新晶片電晶體密度提升 55%、能源效率提升 41%。

何庭波在演講中強調,「這些性能提升不是透過新的微影製程取得,而是透過邏輯在三維空間分佈的拓撲重組。」華為試圖強調,這些提升不是靠新的微影步驟取得,而是來自電路布局與軟硬體整體設計調整;但這不等於華為已掌握或量產 1.4nm 製程。

LogicFolding 屬於韜(τ)定律下的「電路層級」優化。據華為官方新聞稿,整套法則涵蓋四個層級:元件(device)層調整電晶體與連線的電阻與寄生電容;電路(circuit)層用 LogicFolding 重排電路布局;晶片(chip)層做軟體、架構與矽材的全棧協同設計;系統(system)層則用華為自家的 UnifiedBus 重新定義運算系統的互連協定。

華為表示,過去六年公司已基於這套法則設計量產 381 款晶片,涵蓋消費電子、網路、運算等產品線。

2031 年瞄準 1.4nm 等級密度,仍不是製程量產承諾

最受外界關注的,是華為設定的長期目標:到 2031 年,華為設計的高階晶片電晶體密度將等同 1.4nm(14 Å)製程等級。

這裡的關鍵是「電晶體密度等同」,不是華為宣稱已能量產 1.4nm 製程。據《日經亞洲》與《華爾街日報》比對,這時程比台積電與英特爾各自規劃的 2028 年與 2029 年量產 1.4nm 等級製程晚約 2 至 3 年;台積電官方已宣布 A14 預計 2028 年進入生產。

若華為真能在受限於先進微影設備取得的條件下做出對應密度的晶片,將挑戰「製造頂級晶片必須仰賴最先進製造設備」的業界既有信念。對美中科技競爭而言,這也是一塊長期被視為難以繞過的障礙。

「華為是否在這裡取得明顯優勢仍有待觀察,但這至少是一條替代路徑,是華為在供應鏈挑戰下找到的突破。」Omdia 新加坡分析師 Lian Jye Su 對《華爾街日報》表示。

不過,華為的路徑仍有不少待證實之處。堆疊電路面臨散熱問題,工程師也需寫更複雜的程式碼來協調不同層的電路。

據《華爾街日報》引述熟悉進度人士說法,華為「最近一年才開始有更穩定的成果」,仍須與資料中心和設備供應商合作以驗證更大規模可行性。華為本身亦未提供獨立第三方對其晶片性能的評估。

這場宣示的背景,是美中半導體競爭日益白熱化。美國 2019 年將華為列入實體清單,2022 年起加強對中國取得先進半導體技術的限制。

輝達執行長黃仁勳近期表示,輝達已基本將中國 AI 晶片市場讓給華為;超微(AMD)執行長蘇姿丰也承認超微高階 AI 晶片在中國銷售前景不佳。

延伸閱讀:UCM是什麼?華為憋了一年的AI大計:它如何解決AI回應「貴又慢」的問題?

資料來源華為官方新聞稿華為官方中文稿Nikkei AsiaThe Wall Street Journal台積電 A14 官方新聞稿

本文初稿為AI編撰,整理.編輯/ 李先泰

登入數位時代會員

開啟專屬自己的主題內容,

每日推播重點文章

閱讀會員專屬文章

請先登入數位時代會員

看更多獨享內容

請先登入數位時代會員

開啟收藏文章功能,

請先登入數位時代會員

開啟訂閱文章分類功能,

請先登入數位時代會員

我還不是會員, 註冊去!
追蹤我們
AI全球100+台灣20
© 2026 Business Next Media Corp. All Rights Reserved. 本網站內容未經允許,不得轉載。
106 台北市大安區光復南路102號9樓