台積電High NA EUV確定2030年量產!英特爾已搶先導入,ASML下一代微影技術強在哪?
台積電High NA EUV確定2030年量產!英特爾已搶先導入,ASML下一代微影技術強在哪?

台積電何時正式將下一代High NA EUV(高數值孔徑極紫外光)技術搬進量產線,終於有了明確時間表。台積電與艾司摩爾(ASML)9月8日發布聯合新聞稿,指出雙方已於7日宣布發起產業合作,而台積電有意自2030年起,在先進製程量產中導入艾司摩爾的High NA技術。

除了揭露High NA量產時程,雙方也宣布要「引領產業轉移升級至大尺寸High NA EUV光罩」,將High NA使用的光罩從現行6吋,逐步升級至業界所稱的「12吋大尺寸光罩」(約6×12吋)。合作目標是在2031年之前建立12吋光罩試產線,並於2033年之前讓微影系統全面就緒,以支援先進製程量產。

台積電曾於2024年表示,A16製程不需要使用High NA EUV,到了2025年仍表示正在評估適合的導入時機,認為現有EUV設備仍有進一步提升空間。如今台積電把High NA進入先進製程量產的時間點定在2030年,也讓這項下一代微影技術與台積電後續製程藍圖有了更清楚的交會點。

TSMC.jpg
台積電LOGO。

High NA是什麼?把EUV解析度再往前推進!

目前晶圓廠使用的EUV設備,已經能利用極紫外光在晶圓上刻出非常細微的電路;High NA則是它的升級版,最大的差別,就是能把電路圖形刻得更細、更精密

關鍵在於一個叫做「數值孔徑」(Numerical Aperture,NA)的規格。現行EUV設備的NA為0.33,High NA則提高到0.55。簡單來說,NA愈高,曝光時能呈現的細節愈多、解析度也愈高,因此High NA被視為下一代EUV微影技術。

艾司摩爾資料顯示,High NA可將最小解析尺寸從現行EUV的約13奈米進一步縮小到8奈米,也就是能在晶圓上印出更細微的電路圖形。部分原本需要兩次甚至更多次曝光才能完成的圖形,也有機會改以單次曝光處理,降低製程複雜度、缺陷風險與生產周期。

high na euv 曝光次數差異
左圖是現行0.33 NA EUV,需要4張光罩、分多次曝光才能完成A14、A10金屬層圖形;中圖與右圖則是High NA EUV,只要1張光罩就能完成相同版圖,其中右圖為實際曝光結果。
圖/ imec

但解析度提高也伴隨新的限制。High NA的光學設計讓單次可曝光範圍縮小到傳統EUV的一半,製作大型晶片時可能必須分成兩次曝光,再把圖形拼接起來。

這也是台積電與艾司摩爾此次推動12吋光罩的重要原因。相較現行6吋光罩,放大光罩尺寸預期能進一步提升晶圓廠生產力、降低晶片製造成本,並消除High NA曝光時的拼接限制。

不過,台積電預計2030年開始使用High NA量產,比12吋光罩微影系統預計全面就緒的2033年更早。這代表台積電初期導入High NA時,仍會先使用現行6吋光罩,之後再隨12吋光罩與相關系統成熟逐步轉換。

延伸閱讀:ASML前CEO:美中晶片戰將再戰數10年!中國若犯台,台積電能遠端關閉EUV?

英特爾已搶先量產,三星2028年導入DRAM

英特爾(Intel)目前是High NA導入進度最快的晶片製造商之一。2024年,英特爾在美國奧勒岡州完成全球首套商用High NA EUV設備的組裝;到了2026年,High NA已經正式進入量產,並用於部分18A製程層。

ASML high na euv
艾司摩爾的High NA EUV設備。
圖/ ASML

英特爾9月8日進一步公布,目前High NA已持續用於量產,包含早期設備驗證、研發及部分產品量產在內,累計已處理超過100萬片晶圓。採用High NA製作的18A部分製程層,效能也達到或優於現行0.33 NA EUV。現階段英特爾仍可沿用業界既有的6吋光罩,透過晶片版圖配置或拼接技術克服曝光範圍限制,同時也已與艾司摩爾及供應鏈合作,推動未來轉向大尺寸光罩。

三星電子也在9月8日宣布加入12吋High NA EUV光罩倡議,並計畫在2028年前將High NA EUV導入DRAM量產。三星指出,更高的解析度有助於簡化部分DRAM製程並提高效率,也代表High NA的量產應用將從先進邏輯晶片進一步延伸至記憶體。

相較之下,台積電預計到2030年才開始把High NA導入先進製程量產。2025年台積電曾表示,High NA設備單價接近4億美元,是否導入除了技術能力,也必須考慮經濟效益;當時台積電認為現有0.33 NA EUV仍能支撐後續製程微縮,因此沒有迫切轉換的需要。

延伸閱讀:曾被封「在富士山命中東京的縫衣針」,Nikon為何最終連EUV光刻機都造不出來?

台積電2030年走到哪一代製程?High NA最快也要等到A12之後

按照台積電目前公開的製程藍圖,High NA預計導入的2030年,已經落在目前公布的製程節點之後。台積電2奈米N2已於2025年第四季進入量產,N2P與A16預計2026年下半年量產,A14則預計2028年量產。

台積電技術歷程
台積電邏輯製程技術路線圖。
圖/ 台積電

今年台積電又進一步公布A13與A12,兩項製程都預計2029年量產。其中A13是A14平台的延伸,A12則將超級電軌(Super Power Rail)背面供電技術導入A14平台。換句話說,N2、A16、A14、A13與A12都早於High NA預計導入的2030年,也顯示High NA並非推進這幾代製程所必須使用的設備,而是留給更後面的製程世代。

至於2030年究竟會對應哪一個正式製程名稱,目前台積電尚未公布。今年2月台積電公布人事升遷名單時,研發組織中已經出現「A10平台技術」,顯示A10研發工作已經展開,但公司尚未公布A10的正式規格與量產時間,因此仍無法直接把2030年的High NA導入與A10畫上等號。

從目前進度來看,英特爾已先把High NA帶進18A部分製程層,三星則鎖定2028年導入DRAM量產;台積電選擇持續延伸現有EUV的使用年限,預計到A12之後的製程才正式導入。隨著2030年這個時間點首次明確出現,High NA也從台積電過去持續評估的下一代設備,進一步進入實際量產規畫。

延伸閱讀:
「高通背板股」補丁科技將登興櫃!南亞科持股35%,它靠什麼搶AI記憶體商機?
一句「幹嘛」引爆脆9.5萬讚!故宮南院小編如何把嬰兒枕、馬關條約,變民眾進館理由?

登入數位時代會員

開啟專屬自己的主題內容,

每日推播重點文章

閱讀會員專屬文章

請先登入數位時代會員

看更多獨享內容

請先登入數位時代會員

開啟收藏文章功能,

請先登入數位時代會員

開啟訂閱文章分類功能,

請先登入數位時代會員

我還不是會員, 註冊去!
追蹤我們
台達電全解讀
© 2026 Business Next Media Corp. All Rights Reserved. 本網站內容未經允許,不得轉載。
106 台北市大安區光復南路102號9樓