國際半導體展期間，台積電拋出「系統技術協同最佳化」（STCO）概念，正面迎擊先進封裝領域面臨的眾多挑戰，也被台灣材料與設備業者視為擴大研發量能的契機。
9月1日，SEMICON Taiwan國際半導體展開幕前一天，台積電先進封裝大將、營運與先進封裝技術暨服務副總經理何軍，在3DIC論壇壓軸的對談環節，把握機會向在場業者喊話：「我希望我們做到STCO，建立一些標準化、模組化的共同平台，系統端、製程材料端要一起合作。」
STCO翻譯成中文是「系統技術協同最佳化」，何軍的目標是要打破長期以來供應鏈上晶片設計、先進封裝、機櫃系統架構等節點「各自為政」的常態，讓設備與材料供應商提前在先進封裝開發階段參與其中，而非埋頭在自家工廠完成開發，才送到晶圓廠進行驗證。
為什麼台積電認為，行之有年的半導體產業鏈分工模式，已到了非調整不可的時候？
避免一家出錯拖垮進度
半導體設備大廠志聖營運長曾文進解釋，先進封裝正面臨開發節奏更快、整合難度更高的挑戰，已沒有像過去一樣，等設備、材料選定後，再進入晶圓廠發現問題、解決問題的餘裕。
德國半導體封裝材料大廠漢高（Henkel）電子事業部日本暨台灣區總監栗山（Kenji Kuriyama）則形容，資料中心產品愈來愈像消費性電子，每年都推新款，當中的核心晶片開發週期，也從兩年一代縮短為一年一代；谷歌等雲端服務商的ASIC晶片，甚至出現一年兩代的激進時程。
這意味著，留給先進封裝良率改善的時間更短，「這麼貴的東西，良率一定要做到極致，才能量產。」何軍說。
就像是要求供應鏈上的每一位成員一起挑戰「20人21腳」競賽，只要任何一個環節出錯，就會拖垮整體進度。
漢高產品開發與工程資深副總裁貝克（Kevin Becker）舉例，過去封裝膠等半導體材料，能沿用至10到20個世代，但隨著輝達等AI晶片迭代加速、先進封裝更加複雜，「現在一個材料，只能撐一到兩代。」這意味著，新材料從開發到通過產線驗證的速度必須更快。
先進封裝材料的開發也日益複雜，一位半導體材料廠高層舉例，台積電的CoWoS先進封裝方案，就有S、R、L三種架構，搭配不同中介層，還得連接運算晶片、記憶體以及未來的矽光子晶片，不同整合介面各自的翹曲與散熱問題，都在考驗材料調整配方。
就算通過先進封裝的考驗，晶片若不能在機櫃級系統中發揮效能，也是白搭。
散熱大廠健策總經理林錦隆舉例，今年中，知名美系AI晶片客戶轉量產前，突然因系統散熱表現不如預期，要求封裝段散熱結構從頭來過，導致健策股價應聲重挫，就是下游系統需求回頭影響上游封裝設計的指標性案例。
鑑於上述現象，台積電思考的STCO，就是如何在不損及客戶機密的原則下，將原本線性的供應鏈，轉為更緊密的共同研發模式，讓材料與設備供應商提早進入客戶晶片先進封裝的前期階段。
對於這項構想，半導體量測設備大廠蔡司台灣總經理蔡慧表示，如果設備廠可以提早參與開發，就能更精準掌握封裝產線實際需求，開發相應功能，確實有助於縮短驗證時間。
據了解，台積電已透過SEMICON的3DIC聯盟，攜手應材、志聖、長興材料等設備與材料廠商，並納入致茂等量測檢測業者，找出能進行標準化開發、加速驗證流程的方式。例如每項設備都有的通訊傳輸功能，各家設備廠可攜手定義出標準化模組，藉此簡化修改程序、縮短開發週期。（延伸參考：3DICAMA聯盟，搶攻先進封裝2.4兆元大餅）
無塵室設在隔壁，想改就改
長期而言，何軍表示，台積電將在高雄白埔產業園區設置先進封裝研發驗證基地，在園區內打造一條完整產線，讓國內外的設備與材料供應商，都能在園區內設置研發團隊，並且建置中小型無塵室，「有需要改什麼，到隔壁（無塵室）馬上修改。」
3DIC聯盟與白埔產業園區的差異在於，前者是「治標」，期待供應商縮短開發週期；後者則是從根本上，讓供應商更快掌握台積電的確切需求，「把一些製程披露給設備、材料廠。」何軍說。
對於台積電拋出的「驗證基地」願景，一家半導體設備廠業者樂觀預期，台積電帶頭打造聚落，可望放大供應商的研發資源；另一家外商設備廠則表示，客戶晶片相關的關鍵數據，也有機會藉由園區內的保密制度，更早以樣品的形式，協助供應商加速設備與材料開發驗證。
成功推動供應鏈在地化之後，台積電能否再憑半導體龍頭影響力，帶動材料與設備廠提升研發量能，進一步升級台灣半導體產業聚落的研發效率，值得關注。
（本文出自今周刊）
