晶圓代工龍頭台積電宣布自家5奈米已於今年第二季量產，而三星也喊出今年底要量產5奈米製程，同時3奈米也要轉換成GAA（閘極環繞）的架構，在這條突破摩爾定律的路上，兩家半導體業者也還不停地端出8奈米、6奈米、4奈米等各種製程。
提出摩爾定律的老大哥英特爾自然也將這些消息看在眼裡，新竹辦公室總經理謝承儒就表示，英特爾才是以摩爾定律限制持續發展先進製程的半導體企業，而這些「花俏」的數字在他看來，「都只是一種商業行為的考量」。
編按： 摩爾定律 ( Moore's Law )是由英特爾（Intel）創辦人之一戈登‧摩爾（Gordon Moore）所提出。其內容為：積體電路上可容納的電晶體數目，每隔24個月便會增加一倍；經常被提及的「18個月」則出自於英特爾的大衛·豪斯，他預測每18個月，晶片效能便會提高一倍。
跟著摩爾定律走，英特爾：「別再玩數字遊戲」
根據摩爾定律的規則，半導體要在18-24個月內，讓電晶體的集成數量能夠成長1倍才算數。而過去《數位時代》也曾專訪過工研院電子與光電系統研究所所長吳志毅，他指出過去製程的命名都是依據閘極的長度而定，但自從過了10奈米後，由於面積逐漸縮小、要在新的節點達到比前一代1倍的成長難度提升不少，因此各家業者在命名上就比較不再遵守過去的方式，比較像是透過一種「先喊先贏」的感覺，當然最終還是必須回歸到電晶體密度、晶片的效能來檢視。
昨（15）日舉行的「英特爾架構日」中，謝承儒讓數字來說話。跟自家前一代14奈米的電晶體密度44.67百萬顆相比，10奈米的電晶體密度有2.26倍的提升、達到100.78百萬顆；而以台積電的7奈米為例，較前一代10奈米電晶體密度有1.6倍的提升，約來到91.2百萬顆，這麼一來，應該很容易理解為什麼外界總用「英特爾的10奈米等同於台積電的7奈米」來比較。
此外，謝承儒也分享了用在最新發表的CPU「Tiger lake」的10奈米SuperFin製程，透過增加FinFET（鰭式電晶體）中的「鰭」來強化該製程的效能表現，因此比起10奈米，有20%的效能提升，不過因為在架構中多了「鰭」的設計，因此面積有些微的增加，但英特爾解釋，如何抉擇取決於客戶對於產品的需求，究竟是「面積」抑或是「效能」，例如行動裝置可能就會更在意晶片的面積。
不只靠製程，晶片的表現也要打「團體戰」
謝承儒也進一步表示，不同晶圓代工廠的不同製程已無法單純用簡化的數字比較，除了是因為業界沒有一個共同的命名標準外，將不同製造商的製程技術單純簡化成數字上的競爭並不恰當。同時他也認為，「外界太著聚焦在單一項目的比較了」。
在英特爾的眼中，一個能被用來運作的晶片包括了科技六大創新支柱：製程與封裝、XPU架構、記憶體、互聯架構、安全性以及軟體。謝承儒表示，外界太過於專注在製程的數字卻忽略了其他的影響力，例如擁有好的架構設計對晶片在終端裝置的效能表現上肯定有幫助，絕非製程這個環節可以「獨撐大樑」；又或是當一個晶片裡面所需要的技術由外面代工廠製作，英特爾的角色就是用良好的封裝技術，讓這些不同的晶片可以更順暢的溝通、達到良好的效能表現。
外包不是技術差！做最有效的決策才是英特爾考量
外界也相當好奇今年7月執行長史旺（Bob Swan）的一席「外包說」（Out Sourcing），謝承儒解釋，站在英特爾的角度，未來考量將會是更全面性的，別人若擁有比英特爾更好的技術，也會思考是否委由他人去製造，這部分不單只是成本的考量、也可能包括產品上市（Time to Market）的速度。
英特爾台灣分公司發言人鄭智成以獨立GPU為例，當場上所有獨立GPU都是由晶圓代工廠製作的時候，沒有理由英特爾要捲起袖子自己來，可能他們的技術上沒有晶圓代工廠成熟、也可能因為產能要留給更重要的產品，所以選擇外包就是個能讓產品加快上市時程的考量。
另外，未來外包產品將採用先進製程或成熟製程，英特爾都不會設限，只要能協助產品效能和表現達到最佳化，都會考慮。對於是否會由外面代工廠封裝完畢再送回英特爾，鄭智成表示，這部分也都沒有絕對，可能是由外部廠商完成後交回英特爾、又或是將半成品送回英特爾再封裝。
可預見的是，未來英特爾將持續往封裝技術上鑽研，假設當所有人都獲得了相同的素材，那麼廚師炒菜的功力就成了如何端出一盤美味佳餚的關鍵，半導體的封裝技術正是這個概念，「這部分英特爾也已經在做了」，鄭智成說。
不過眼下比較現實的問題，還是英特爾製程的良率跟產能是否可以跟得上市場的需求腳步，尤其仍守著50多年前提出、可能面臨到瓶頸的摩爾定律，英特爾該如何面對兇猛的競爭對手們？對於這一點，謝承儒很有自信地表示，英特爾依舊是以摩爾定律為策略核心，而且端出來的產品表現夠好，市場肯定會接受，「你也看到了10奈米SuperFin的數字了不是嗎？」
責任編輯：錢玉紘
