台積電傳出「面板級」封裝技術（Panel-level packaging，簡稱PLP）的開發已經進入尾聲，這項技術將能夠提高運算性能滿足AI時代的新需求，被認為是封裝領域邁向新技術的關鍵一步，預計2027年可以逐步進入量產階段。
根據《日經亞洲》報導， PLP先進封裝技術將捨棄傳統的300毫米圓形晶圓，改用可容納更多半導體的方形基板，藉此大幅提升運算效能。
台積電此舉不僅是技術上的突破，更意在為面板級封裝設定行業標準，引導從設備製造商到材料供應商的整個晶片供應鏈進行調整，以適應方形基板的生產。
為什麼IC基板要「從圓轉方」？
早在去年6月，台積電就被披露正在開發新的晶片封裝技術，當時便傳出正在測試 510mm × 515mm 的方形基板，希望在擴大可容納的裸晶片之餘，也降低切割產生的浪費。
當時的報導提到，目前主流的12吋300 mm晶圓可能幾年後就無法有效率地封裝先進AI晶片，因此半導體業者也著手探索更先進的封裝技術。
摩根士丹利曾分析，過去一塊晶圓可以封裝29組H200和100晶片，而到了B200的時代下降到了16組；日月光營運長吳田玉今年2月也曾表示， AI晶片尺寸越來越大、越來越複雜，傳統的12吋晶圓未來可能只裝得下3、4組AI晶片，效率很低。
台積電目前使用的是310 mm × 310 mm基板，雖然不及去年試驗的510mm × 515mm基板，依然能夠提供比傳統主流300 mm晶圓更大的面積。
單純從面積上來看的話，12吋300 mm晶圓面積約是70,685平方mm（大小類似直徑30公分的大餐盤），而310 mm方形基板則達到96,100平方mm（大小類似12吋大披薩盒）。
消息人士指出，要將化學材料均勻塗在基板上的難度很大，而台積電非常注重品質，因此希望從比較小的基板開始，目前也正在桃園建設試驗的產線，目標2027年進入小規模量產階段。
封裝技術重要性大增！傳台積電曾接觸群創談合作
過去封裝一向被視為半導體製程中技術較低的階段，沒有受到和製造同樣程度的重視，但AI晶片興起後，使得先進封裝如今越來越被外界關注，例如被認為決定輝達晶片產能的台積電CoWos封裝技術。
台積電現在推進新的封裝技術，也將影響眾多半導體設備商的產品研發。
《日經亞洲》提到，美、日、台半導體設備業者都開始重新設備旗下產品，以配合新的基板尺寸。日月光今年2月也宣佈投入2億美元設立扇出型面板級封裝（FOPLP）產線，並計畫配合台積電所需的尺寸設立試產產線。
《日經亞洲》還透露，台積電曾探索過與面板製造商，例如鴻海旗下的群創（Innolux）進行合作的可能性，因為這類公司對於處理方形或矩形的基板材料擁有更豐富的經驗。
然而，在了解到面板產業的精密度標準與所需技能，尚不足以滿足先進晶片封裝製程的要求後，台積電最終決定自行發展。
面板產業 vs 先進晶片封裝：精密度差多少？
事實上， 面板產業的精密度標準與先進晶片封裝製程的要求，兩者在「精密度等級上」有顯著差距。
面板產業 （像是電視、手機螢幕） 的精細程度，例如螢幕的線條，大約是1~5微米（1微米=千分之一毫米），就像用很細的筆在紙上畫線；在對齊要求上，把不同層的線條對齊，誤差大約1~2微米，這對螢幕來說已經很精細了，即使有一點小瑕疵，通常不會影響整體功能。
但若為先進晶片封裝（ 像是AI晶片、伺服器用的高階晶片） ，對精細程度的要求最細可以到1微米甚至更小，未來還會更細。 然而，這種高階晶片的容錯率極低，只要有一點點瑕疵，整個功能就可能出問題，幾乎不能有錯。
製程工藝高度重疊！先進封裝從面板業「找到靈感」
那麼，為何先進封裝技術會找上顯示產業合作？
針對這個問題，群創光電在4月16日釋出的聲明中解釋， 顯示器技術與先進封裝製程具有高度工藝重疊，前段製程與IC封裝製程約有60%工序相似，顯示產業技術本質上具備進入封裝領域的潛力。
不過群創光電強調，他們已具備生產620mm × 750 mm 基板的能力，是目前先進封裝應用可支援的最大尺寸，若客戶有需要較小尺寸者，公司都能夠配合調整，向下修正不構成技術挑戰。
針對市場解讀《日經》報導為「無法支援先進封裝所需精度與技術門檻」，群創澄清「不清楚其消息來源」，且該報導未加定義即將「顯示器產業」、「精度與技術門檻不足」與「先進封裝需求」等關鍵詞混合敘述，恐導致讀者錯誤解讀與不實印象。
責任編輯：李先泰
