AI需求爆發，應用在AI的先進晶片，需同時達到高速和節能以及成本控制，CoWoS先進封裝是當前重要的解決方案。台積電的CoWoS先進封裝技術共有3種類型：CoWoS-S、CoWoS-R、CoWoS-L。
究竟CoWoS-S、CoWoS-L分別是什麼，CoWoS共有哪幾種？CoWoS的產能及發展趨勢又是如何？《數位時代》帶你一次搞懂。
CoWoS技術介紹｜CoWoS全名是什麼？有設備業者推出CoPoS，跟CoWoS有何不同？
CoWoS是台積電的先進封裝技術，全名為「Chip-on-Wafer-on-Substrate」，可拆解為「CoW」（晶片堆疊）和「WoS」（晶片堆疊於基板上），簡單來說就是「將晶片堆疊起來再封裝於基板上」。早在2010年代初期，台積電便開始布局CoWoS技術，直到近年輝達及超微（AMD）等大廠的AI晶片興起後，躍升為不可或缺的先進封裝要角。
CoWoS首先將系統單晶片（SoC）、記憶體等晶片設置於中介層（interposer）上，經由微凸塊（micro bump）連結，讓各晶片間的電子訊號順利傳輸，並經由「矽穿孔」（TSV）技術連結至下方的基板。
過去晶片多由晶圓製造廠生產完後，再送到封測廠進行封裝測試，不過隨著電晶體的微縮逐漸邁向物理極限，晶圓廠發展出其他出路： 將不同類型及製程節點的晶片，包括邏輯晶片、記憶體晶片等整合到同一個晶片上，實現2.5D封裝 ，藉此縮短晶片間溝通距離降低延遲，並減少所佔體積、達到更佳效能及功耗表現。這便是CoWoS封裝技術的由來。
近期有設備業者將CoWoS、FOPLP結合，推動CoWoS面板化的「CoPoS」。CoPoS的概念便是將CoWoS「面板化」，將晶片排列在方形的「面板RDL層」，取代原先圓形的「矽中介層」（silicon interposer），透過「化圓為方」提升面積利用率與產能。
CoWoS的3種類型｜CoWoS-S、CoWoS-R、CoWoS-L，主要差別在「中介層材料」
台積電的CoWoS先進封裝技術共有3種類型：CoWoS-S、CoWoS-R、CoWoS-L，主要差別在於中介層使用的材料，而在封裝結構及應用場景也各有不同。
CoWoS-S：矽中介層（Silicon Interposer），目前主流但成本較高
CoWoS-S是台積電最早推出的CoWoS技術，採用矽中介層（silicon interposer）作為晶片與基板之間的連接橋樑，也是目前生產中的CoWoS最大宗的類型。包括AI伺服器晶片、高效能運算（HPC）產品，如輝達Hopper系列的H100及H200、超微的MI300晶片皆是使用CoWoS-S。
然而，運用矽穿孔技術的矽中介層生產成本較高，加上因為矽的材料特性較為脆弱，尺寸放大後良率較難達標，因此進一步發展出其他的CoWoS分支。
CoWoS-R：重分佈層（RDL Interposer），用於網通設備及邊緣AI
CoWoS-R是為了降低成本與提高封裝尺寸的彈性所開發，利用重分佈層（Redistribution Layer, RDL）取代原先的矽中介層。根據台積電官網介紹，RDL中介層由聚合物與銅線構成，具備相對較高的彈性，同時允許封裝尺寸進一步擴展，以滿足複雜的功能需求。
現階段CoWoS-R的產能相對其他2種來的較少，主要用於網通設備、邊緣AI等類型的產品。
CoWoS-L：重分佈層＋「局部矽互聯」（LSI），輝達Blackwell晶片採用
CoWoS-L則結合了矽中介層、重分佈層兩方的優點，局部區域以矽中介層（Local Silicon Interconnect, LSI）串連晶片對晶片的高速互連，其他區域則運用用重佈線層，提供高度靈活的整合能力，成本則介於CoWoS-S與CoWoS-R之間。CoWoS-L可堆疊的HBM數量也較多，由CoWoS-S的8顆提升到最多12顆。
輝達的Blackwell系列晶片包括B100、B200、B300、GB200等，預計在2024年第4季和2025年前2季陸續啟動出貨。黃仁勳親自證實將採用CoWoS-L製程，並指出台積電正在由CoWoS-S轉換至CoWoS-L過程中，輝達對於整體CoWoS需求仍很強勁。
延伸閱讀：CoWoS是什麼？概念股有哪些？影片解析
CoWoP是什麼？
傳出輝達正在研發新的封裝技術「CoWoP」（Chip on Wafer on PCB），在未來可能會取代CoWoS。
根據《華爾街見聞》，輝達一份內部的技術藍圖流出，這份藍圖提到，為了減少基板損耗、改善散熱、降低成本等理由，輝達將從傳統CoWoS封裝技術向CoWoP技術演進。
該藍圖顯示，CoWoP已在本月開始早期測試，預計2026年10月在GR150平台上，實現CoWoS與CoWoP並行封裝策略。
跟CoWoS比起來，CoWoP技術有什麼亮點？
台積電的CoWoS封裝技術是將晶片先設置於中介層上，經由微凸塊（micro bump）連結，並經由「矽穿孔」（TSV）技術連結至下方的基板。CoWoP封裝技術則是將流程簡化，移除基板，直接將晶片與中介層組合安裝在平台PCB上。
CoWoP的好處是，可以改善訊號和電源完整性，減少基板損耗。而且CoWoP無需封裝蓋板，意味著散熱解決方案能夠直接與矽片接觸，帶來更佳散熱效果。另外，由於CoWoP消除了封裝蓋板的需求，成本也能降低。
不過，輝達尚未證實這項傳言，且CoWoP技術仍存在挑戰，包括成本和整個供應鏈的建立將是一項巨大的工程，且CoWoP將為現有主機板帶來更多複雜性和設計變更，這會導致成本上升和生產瓶頸。摩根士丹利也指出，輝達在下一代GPU使用CoWoP技術的很低。
碳化矽中介層將成先進封裝新革命？
台積電CoWoS先進封裝製程需求火熱，傳出為了解決CoWoS的矽中介板（Interposer）散熱問題，台積電擬以擬以熱導係數較佳的12吋的單晶碳化矽取代解決傳統的矽材料，並積極號召設備廠與化合物半導體相關供應商參與。
CoWoS產能及發展趨勢｜2026前持續擴產，CoWoS-L成長動能大
依照台積電規劃，2022年至2026年CoWoS產能年複合成長率（CAGR）預計將超過50%，董事長魏哲家先前曾在法說會表示，台積電2024、2025年CoWoS產能都力拚成長超過1倍以上，將努力擴產並攜手封測合作夥伴，希望在2025~2026年達到供需平衡。
此外，回應法人詢問，魏哲家也表示CoWoS現階段都是用於AI應用且供不應求，不過未來將有更多非AI運用也會逐漸採用，但沒有給出明確時間點。
台積電來自先進封裝的營收，約占2024年營收超過8%，2025年預計約占10％，毛利率並超過公司平均。
根據研調機構國際數據資訊（IDC）2024年12月底發布的「2025年全球半導體市場八大趨勢預測」，在輝達、超微、與雲端服務商（CSP）等高效能運算客戶需求推動下，台積電CoWoS產能持續倍增，預計將從2024年的33萬片擴充至2025年的66萬片，其中以CoWoS-L產品線可望年增470%為主要動能。台灣設備供應鏈，包括濕蝕刻、點膠、揀晶等關鍵製程設備廠商，有望在此波擴產潮中獲得更多成長契機。
參考資料：
台積電官網、SemiAnalysis、經濟部產業技術司
本文不開放轉載
